Mentre i data center di IA, i sistemi wireless 6G, le comunicazioni satellitari e i radar ad alta risoluzione si muovono verso frequenze e larghezza di banda più elevate,il CMOS convenzionale al silicio si sta avvicinando ai suoi limiti di prestazione.
Il fosfuro di indio, l'arsenuro di gallio e il nitruro di gallio possono fornire un guadagno, una potenza di uscita, una frequenza di funzionamento o un'efficienza energetica più elevati rispetto al silicio in funzioni critiche per le prestazioni.La produzione di un intero sistema di grande area a partire da materiali semiconduttori III-V è costosa e difficile da ridimensionare.
L'integrazione di chiplet III-V offre un approccio più pratico. piccole matrici InP, GaAs o GaN possono essere utilizzate solo quando le loro proprietà materiali offrono un vantaggio misurabile, mentre unFabbricazione a partire da materiali di acciaiointerconnessioni ad alta densità, componenti passivi, vie trans-silicio e connessioni a dispositivi CMOS.
Questa architettura combina le prestazioni elettriche dei materiali III-V con la scala di fabbricazione e la densità di routing della tecnologia del silicio.dipende da molto di più che mettere diverse matrici sullo stesso substrato.
Lo spessore della cioccolata, la coplanarità della pastiglia di incollaggio, la piattezza della superficie, l'arco dell'interposatore, la precisione dell'allineamento, l'espansione termica e la rimozione del calore influenzano tutte le prestazioni e l'affidabilità del pacchetto finito.
Perché integrare i chiplet III-V sul silicio?
Il CMOS in silicio offre una produzione matura di 200 mm e 300 mm, un'elevata densità di transistor e un costo di produzione relativamente basso.elaborazione del segnale e molte funzioni di segnale misto.
Alle frequenze di onda millimetrica e sub-terahertz, il silicio potrebbe non fornire la combinazione richiesta di guadagno, potenza di uscita, prestazioni sonore ed efficienza per ogni parte del sistema.
I materiali III-V riempiono queste lacune di prestazioni.
Invece di cercare di produrre logica, amplificatori RF, interruttori, driver ottici e componenti passivi in un unico materiale, ogni funzione può essere assegnata alla tecnologia più adatta.
Un tipico sistema eterogeneo può combinare:
- CMOS al silicio per il controllo e l'elaborazione digitale
- BiCMOS a silicio-germanio per funzioni di segnale misto ad alta velocità
- Inp chip per l'amplificazione ad altissima frequenza
- Chiplets GaAs per funzioni microonde mature e funzioni a onde millimetriche
- con una tensione di potenza di potenza superiore a 50 W
- Fotonics del silicio per la trasmissione ottica di dati
- Un interposatore in silicio per il routing, i passivi e l'integrazione del sistema
Questa separazione funzionale può ridurre la quantità di materiale III-V costoso richiesto, consentendo al contempo di produrre ogni cioccolato in un processo ottimizzato.
Ruoli di InP, GaAs e GaN Chiplets
InP Chiplets
Il fosfuro di indio è particolarmente interessante per i circuiti che funzionano al di sopra di 100 GHz.elevato guadagno e prestazioni a basso rumore a frequenze estremamente elevate.
Le funzioni di chiplet InP potenziali includono:
- Amplificatori di potenza a onde millimetriche e sub-terahertz
- Amplificatori a basso rumore
- Dispositivi per il controllo delle emissioni
- Amplificatori di transimpedanza
- Dispositivi per la trasmissione elettronica
- Circuiti front-end 6G
- Componenti di interconnessione ottica per data center
La sfida è che i wafer InP sono più piccoli, più fragili e più costosi dei wafer al silicio.La conversione di un wafer InP completato in piccoli chiplet funzionali consente di utilizzare il materiale disponibile in modo più efficiente.
GaAs Chiplets
L'arsenuro di gallio ha un ecosistema di produzione consolidato per dispositivi a microonde e RF. Le tecnologie GaAs pHEMT e HBT sono ampiamente utilizzate dove le prestazioni ad alta frequenza,sono richiesti bassi rumori e un'amplificazione di potenza affidabile.
I piccoli GaAs possono supportare:
- Amplificatori di potenza a microonde
- Parti anteriori in serie in fase
- Moduli di trasmissione e ricezione radar
- Circuiti di comunicazione satellitare
- Interruttori RF
- Amplificatori a basso rumore
- Sistemi di sensori ad alta frequenza
Il GaAs occupa generalmente una posizione di prestazioni e costi tra le tecnologie RF basate sul silicio e i dispositivi InP o GaN più specializzati.
Chiplets di GaN
Il nitruro di gallio combina un campo di degradazione elevato, un'elevata densità di potenza e forti prestazioni ad alta frequenza.È particolarmente utile per gli amplificatori di potenza RF che devono fornire una potenza di uscita elevata in condizioni operative difficili.
I chipetti di GaN possono essere utilizzati in:
- Amplificatori RF ad alta potenza
- Stazioni base 5G e 6G
- Radar a serie di fasi
- Trasmettitori di comunicazione satellitare
- Sistemi di guerra elettronica
- Conversione di potenza ad alta frequenza
- Circuiti di alimentazione per data center
I frammenti di GaN generano calore concentrato e richiedono un'attenta progettazione termica.la metallizzazione posteriore e la struttura di attacco a stampo influenzano fortemente la potenza di uscita raggiungibile e l'affidabilità a lungo termine.
Che cos'è un interferitore di silicio RF da 300 mm?
Un interposatore in silicio è un substrato intermedio posto tra i chiplets attivi e il substrato di imballaggio o la scheda di circuito stampato.
A differenza di un supporto meccanico di base, un interposatore di silicio RF può contenere strutture elettriche funzionali come:
- Strati di ridistribuzione a picco sottile
- Viai di silicio trasparenti
- Piani di terra
- Linee di trasmissione a impedenza controllata
- Induttori
- Resistenze
- Contenitori metallici
- Reti di distribuzione dell'energia
- Strutture di schermatura RF
- Interconnessioni digitali ad alta densità
L'utilizzo di una piattaforma in silicio di 300 mm consente di produrre queste caratteristiche con attrezzature e processi derivati da fabbriche di semiconduttori avanzate.
Un interposatore RF deve controllare le perdite e il comportamento parassitario a frequenze in cui anche una breve connessione può influenzare significativamente le prestazioni del sistema.proprietà dielettriche, rugosità della superficie, percorsi di ritorno e transizioni tra strati devono essere considerati.
Recenti sviluppi di interposatori RF da 300 mm hanno dimostrato un funzionamento che si estende verso 325 GHz e l'integrazione di chiplet InP con perdite di inserimento molto basse.Ciò indica che gli interpositori di silicio possono funzionare come piattaforme di integrazione attive a livello di sistema piuttosto che solo portatori di chip passivi.
Vantaggi del trasferimento di componenti passivi all'interposatore
L'utilizzo di questa tecnologia per grandi induttori, condensatori o altri componenti passivi può aumentare le dimensioni del chip senza sfruttare i principali vantaggi del materiale.
Spostare le funzioni passive selezionate nell'interposatore in silicio può:
- Riduzione dell'area delle ciocche III-V
- Basso costo dei materiali
- Migliorare la progettazione della distribuzione dell'energia
- Accorciare le interconnessioni
- Riduzione dell'impronta del pacchetto
- Aumentare l'integrazione dei sistemi
- Migliorare la partizione dei componenti
- Permettere l'ottimizzazione indipendente dei dispositivi attivi e passivi
I condensatori incorporati ad alta densità sono particolarmente importanti per la fornitura e il disaggregazione di energia locale. Recent research on 300 mm RF silicon interposers has reported capacitance-density improvements of approximately 10 to 100 times compared with conventional capacitors integrated directly in some III-V processes.
L'interposante diventa quindi parte del progetto elettrico piuttosto che un substrato neutro.
Metodi di legame con chiplet III-V
Si possono considerare diversi metodi di attacco per il collegamento di chiplet III-V agli interpositori in silicio.
Collegamento per termocompressione
Il legame per termocompressione applica calore e pressione controllati per formare connessioni elettriche e meccaniche tra pad metallici o micropompe.
Tra le possibili metallurgiche figurano:
- Altri tipi di apparecchiature
- Altri prodotti
- di acciaio
- di rame con tappi di saldatura
- Altre micropompe a base di saldatura
Il metodo può fornire legami forti e un fine passo di interconnessione, ma il ciclo completo di temperatura e pressione deve essere compatibile con la matrice III-V e la pila di interpositori.
Collegamento con saldatura a flip-chip
Il legame a flip-chip con microbump di saldatura è relativamente maturo e può ospitare alcune variazioni di altezza superficiale attraverso il reflow della saldatura.
Tuttavia, devono essere controllate le dimensioni delle giunzioni di saldatura, la formazione intermetallica, i residui di flusso e il comportamento di sottocompilazione.La geometria della saldatura-bump contribuisce anche ad interconnettere l'induttanza e la discontinuità dell'impedenza.
Collegamento diretto dei metalli
Il legame diretto del rame o dell'oro può supportare un passo di interconnessione più sottile e percorsi elettrici più brevi.
Le particelle, gli strati di ossido e la topografia locale possono impedire il contatto completo e creare giunzioni elettricamente aperte o meccanicamente deboli.
Legame ibrido
Il legame ibrido unisce contemporaneamente le interconnessioni metalliche e le superfici dielettriche circostanti..
Il processo è attraente per l'integrazione ad alta densità, sebbene i diversi materiali e le proprietà meccaniche dei chiplet III-V richiedano un attento sviluppo del processo.
Collegamento assistito da laser
L'incollaggio assistito da laser fornisce calore localizzato all'interfaccia di incollaggio piuttosto che riscaldare l'intero wafer e la pila del pacchetto alla stessa temperatura.
I potenziali vantaggi includono:
- Cicli di incollaggio più brevi
- Riduzione dell'esposizione termica totale
- Protezione degli strati interpositori sensibili alla temperatura
- Trattamento localizzato
- Riduzione della tensione termica a livello di wafer
- Compatibilità con interpositori ricchi di passivi
Nel 2026, imec ha riferito il legame assistito da laser di chiplet III-V su un interposatore di silicio RF da 300 mm con precisione di allineamento inferiore a 600 nm e disallineamento rotazionale inferiore a 0.05 gradi su 43 dispositiviLe misurazioni RF hanno indicato che le prestazioni sono state conservate dopo il montaggio.
Questi risultati dimostrano il potenziale del legame localizzato, sebbene la qualificazione della produzione richieda ancora un'ampia valutazione dell'affidabilità, del rendimento e del rendimento.
Perché è importante che la superficie sia piatta
Il legame delle cioccolatine a tono sottile richiede che le superfici di accoppiamento si contattino uniformemente.alcune connessioni possono legarsi correttamente mentre altre rimangono aperte o sperimentano una pressione insufficiente.
I parametri geometrici critici includono:
- Variazione dello spessore totale
- Variazione dello spessore locale
- Arco di wafer
- Wafer warp
- Die coplanarità
- Uniformità dell'altezza della collina
- Rientro o sporgenza della fasciatura
- Ondulazione superficiale
- Esclusione dei bordi
L'arco globale del wafer descrive la curvatura complessiva dell'interposatore di 300 mm. La piattezza locale descrive le variazioni più piccole all'interno dell'area occupata da un singolo chiplet.
Entrambi contano.
Un wafer può soddisfare una specifica di arco globale ma contenere comunque una topografia locale che interferisce con un piccolo dado III-V.un sito di attacco localmente piatto può essere ancora difficile da elaborare se il wafer completo non può essere tenuto uniformemente sul manico di attacco.
Fonti di interposer bow e warp
L'arco e la curvatura possono essere generati da diverse parti del processo di fabbricazione dell'interposatore:
- Tensione dello strato dielettrico
- Strati di ridistribuzione spessi in rame
- Densità metallica irregolare
- Altri prodotti di acciaio
- Sottilizzazione delle wafer
- Cure a base di polimeri
- Componenti passivi incorporati
- Disparità di espansione termica
- Immobilizzazione temporanea e disimpegno
- Metalizzazione posteriore
La densità di metallo deve essere distribuita nel modo più uniforme possibile: una grande area ricca di rame da un lato dell'interposatore e una zona a basso contenuto di metallo dall'altro possono generare sollecitazioni irregolari e distorsioni locali.
L'arco del wafer deve essere misurato in diverse fasi, tra cui prima del trattamento a strato di ridistribuzione, dopo la metallizzazione, dopo il diradamento e dopo il ciclo termico finale.
Spessore della cioccolata e preparazione del retro
I chiplet III-V sono spesso sottili per ridurre la lunghezza del percorso elettrico, migliorare le prestazioni termiche o soddisfare i requisiti di altezza del pacchetto.
Tuttavia, le matrici sottili di InP e GaAs possono essere fragili. Danni da macinatura, frantumi di bordo e stress residui possono ridurre la resistenza della matrice durante il pick-and-place e il legame.
Tra i parametri importanti del chiplet figurano:
- Spessore finale della matrice
- Tolleranza di spessore
- Roverezza posteriore
- Parallelismo frontale-indietro
- Qualità del bordo
- Limiti di frantumazione
- Metalizzazione posteriore
- Forza della matrice
- Lo stato della prova di buona mortalità nota
La levigatura di fondo deve essere seguita normalmente da un processo di riduzione delle tensioni, che può includere, a seconda del materiale e dell'applicazione, la lucidatura, l'incisione a secco, l'incisione umida o il trattamento con plasma.
Una parte posteriore liscia può migliorare l'adesione del metallo e il contatto con l'interfaccia termica, mentre un'eccessiva rugosità o contaminazione può aumentare la resistenza termica.
Accuratezza di allineamento a picco di interconnessione fine
L'allineamento diventa più difficile man mano che l'altezza della collina e le dimensioni del pad si riducono.
- Tolleranza di dimensione di chiplet
- Distorsione dell'interposatore
- Espansione termica durante il legame
- Calibrazione dello strumento di posizionamento
- Movimento in fase di wafer
- Rotation della matrice
- Precisione del segno ottico
I segni di allineamento devono rimanere visibili dopo le fasi precedenti di lavorazione e devono essere posizionati in modo da rappresentare con precisione l'area di legame locale.
Per i dispositivi RF, il disallineamento non crea solo il rischio di una connessione aperta, ma può anche cambiare la geometria delle interconnessioni e introdurre una capacità parassitaria.discontinuità di induttanza o di impedenza.
Ciò è particolarmente importante alle frequenze di onda millimetrica e sub-terahertz.
Roughness e pulizia della superficie
Il legame diretto del metallo e dell'ibrido richiede superfici molto lisce.
Tra le fonti di contaminazione figurano:
- Residui di taglio
- Residui fotoresistenti
- Ossido metallico nativo
- Contaminazione organica
- Manipolazione di particelle
- Detriti di macinatura posteriori
- Prodotti chimici per la pulizia
- Materiali di imballaggio
La preparazione superficiale può comprendere la pulizia umida, l'attivazione plasmatica, la rimozione degli ossidi e l'essiccazione controllata.
Il processo deve rimuovere la contaminazione senza danneggiare le lastre metalliche sottili, gli strati dielettrici o le superfici III-V esposte.
L'ispezione delle particelle deve riguardare sia l'interposatore che i singoli chiplet.
Non corrispondenza di espansione termica
L'insieme legato contiene materiali con diversi coefficienti di espansione termica.
I valori approssimativi della temperatura ambiente includono:
| Materiale |
Tipico CTE |
| Silicio |
Circa 2,6 ppm/K |
| Fosfuro di indio |
Circa 4,5 ppm/K |
| Arsenuro di gallio |
Circa 5,7 ppm/K |
| Nitruro di gallio |
Circa 5·6 ppm/K |
| Acciaio |
Circa 16-17 ppm/K |
I valori esatti dipendono dalla temperatura, dall'orientamento del cristallo e dalla condizione del materiale.
Quando l'assemblaggio si riscalda e si raffredda, i materiali si espandono in quantità diverse.
Il ciclo termico ripetuto può contribuire a:
- Fatica da urto
- Delaminazione interfacciale
- Morte di rottura
- Rottura sotto riempimento
- Danni da ripartizione
- Variazioni delle prestazioni RF
- Maggiore resistenza termica
I chiplet più piccoli generalmente hanno meno disadattamento totale di espansione rispetto a un grande dado III-V, che è uno dei motivi per cui le architetture chiplet possono migliorare l'integrazione meccanica.le articolazioni a tono sottile possono ancora subire elevate sollecitazioni locali.
Gestione termica di InP, GaAs e GaN Chiplets
I chipetti III-V non generano carichi di calore uguali.
Gli amplificatori di potenza GaN RF possono creare hotspot altamente concentrati.
Il percorso di calore principale può attraversare:
- Gli strati di dispositivo attivo
- Il substrato III-V
- Metalizzazione posteriore o urti anteriori
- L'interfaccia di collegamento
- Materiale di riempimento insufficiente o di interfaccia termica
- L'interposatore di silicio
- Sottostrato di imballaggio o diffusore di calore
- Sistema di raffreddamento esterno
Ogni interfaccia aggiunge resistenza termica.
L'interposatore di silicio può aiutare a distribuire il calore, ma non dovrebbe essere automaticamente trattato come un disperdatore di calore ideale.le cavità e il riempimento insufficiente possono interrompere il percorso termico.
Le opzioni di progettazione termica possono includere:
- Cuccioli più sottili
- Pilastri termici in rame
- Vias termici di silicio
- Dispersori di calore posteriori
- Fabbricazione a partire da materiali di cui al capitolo 85
- Strati locali di metallo che diffondono calore
- raffreddamento microfluidico incorporato
- Frigorificazione a doppio lato
- Isolamento termico tra stampi sensibili
La soluzione corretta dipende dalla densità di potenza, dalla temperatura di giunzione accettabile e dal fatto che il calore debba essere distribuito lateralmente o rimosso direttamente dal retro della tromba.
RF e co-progettazione termica
La progettazione elettrica e termica non possono essere ottimizzate indipendentemente.
Un grande piano di terra può migliorare il comportamento delle RF, modificando allo stesso tempo lo stress e la diffusione del calore.Le strutture metalliche dense possono migliorare la conduzione del calore introducendo un accoppiamento parassitario.
Il posizionamento dei chiplet deve tener conto:
- Lunghezza del segnale RF
- Distanza di alimentazione
- Continuità terra-ritorno
- Punti caldi termici
- Riscaldamento da chicleto a chicleto
- Concentrazione di sollecitazione meccanica
- Accesso alle strutture di raffreddamento
I chiplets GaN ad alta potenza non devono essere posizionati accanto a ricevitori InP termicamente sensibili senza analizzare l'accoppiamento termico.
La simulazione a livello di sistema dovrebbe combinare modelli elettromagnetici, termici e meccanici prima di finalizzare il layout dell'interposatore.
Sottomassaggio e incapsulamento
Il riempimento inferiore distribuisce lo stress meccanico e protegge le interconnessioni fini, ma le sue proprietà dielettriche e termiche possono influenzare le prestazioni RF.
Tra i parametri importanti di insufficienza di riempimento figurano:
- Viscosità
- Dimensione delle particelle di riempimento
- Temperatura di transizione vetrosa
- Modulo elastico
- CTE
- Conduttività termica
- Assorbimento di umidità
- Costante dielettrica
- Perdite dielettriche
- Riduzione della cura
- Formazione del vuoto
A frequenze elevate, il riempimento insufficiente attorno alle protuberanze del segnale modifica l'ambiente elettromagnetico locale.
Il flusso libero da vuoto diventa più difficile man mano che diminuisce la discesa del gonfiore e aumenta l'area delle cioccolette.
Flusso di produzione suggerito
Un processo semplificato di integrazione dei chiplet III-V può includere:
- Fabbricazione di routing RF, passive e pad di attacco sullo interposatore in silicio
- Formare e rivelare, se necessario, le vie attraverso il silicio
- Sottile e finire il retro interposer
- Misurare TTV, arco, curvatura e piattezza locale
- Fabbricazione e prova elettrica dei wafer di sorgente III-V
- Sottilizzare i wafer InP, GaAs o GaN come richiesto
- Cuccioli di qualità nota di dado o singolato
- Ispezionare i bordi, le superfici e i cuscinetti
- Pulire e attivare le interfacce di attacco
- Allineare e legare ogni cioccolato
- Applicare sotto riempimento o incapsulamento se necessario
- Effettuare trattamenti termici e rilassamento dello stress
- Controllare la qualità e l'allineamento delle obbligazioni
- Eseguire prove elettriche, RF e termiche
- Completazione dell'assemblaggio finale del pacchetto e qualificazione dell'affidabilità
La sequenza esatta dipende dal fatto che il processo utilizzi legame con saldatura, termocompressione, legame diretto, legame ibrido o legame assistito dal laser.
Requisiti di ispezione e metrologia
I metodi di ispezione raccomandati includono:
- Ispezione a infrarossi
- Microscopia acustica di scansione
- Imaging a raggi X
- Ispezione ottica delle superfici
- Interferometria della luce bianca
- Microscopia della forza atomica
- Mappa dell'arco e della curvatura del wafer
- Metrologia dell'allineamento dei legami
- Prova di continuità elettrica
- Analisi delle reti RF
- Imaging termico
- Misurazione termica transitoria
Per esempio, la radiografia può rivelare la geometria dei grovigli, mentre la microscopia acustica di scansione è più adatta per rilevare alcuni vuoti e delaminazioni.
I dati di metrologia devono essere correlati ai risultati elettrici e RF per identificare quali difetti fisici influenzano effettivamente le prestazioni del dispositivo.
Lista di controllo degli appalti
L'acquisto di interpositori di silicio e di chiplet di tipo III-V deve essere effettuato con la seguente specifica:
Interposatore di silicio
- Diametro della wafer
- Orientazione al silicio
- Resistività del silicio
- Spessore della wafer
- TTV
- Arco e curvatura
- Piattazza locale del sito di legame
- Struttura dello strato di ridistribuzione
- Materiale e spessore del conduttore
- Materiale dielettrico
- Diametro, passo e resistenza del TSV
- Metallurgia a pad bond
- Uniformità dell'altezza e della pendenza
- Requisiti per i componenti passivi
- Roverezza della superficie
- Limiti delle particelle
- Esclusione dei bordi
- Formato di mappa di wafer
III-V Chipotli
- Materiale: InP, GaAs o GaN
- Tecnologia dei dispositivi
- Diametro del wafer sorgente
- Dimensioni del chiplet
- Spessore finale della matrice
- Tolleranza di spessore
- Parallelismo frontale-indietro
- Finitura posteriore
- Metallurgia a pad bond
- Limiti per la frantumazione del bordo
- Forza della matrice
- Criteri di prova di buona decomposizione nota
- Temperatura massima di legame
- Requisiti di umidità e conservazione
Processo di assemblaggio
- Metodo di legame
- Interconnessione di passo
- Tolleranza di allineamento
- Tolleranza di rotazione
- Forza di legame
- Bilancio termico
- Processo di attivazione superficiale
- Materiale di riempimento insufficiente
- Criteri di nullità
- Requisito di ciclo termico
- Frequenza di prova RF
- Piano di qualificazione dell'affidabilità
Applicazioni
I chiplet III-V su interpositori in silicio RF potrebbero supportare:
- Moduli front-end Beyond-5G e 6G
- Sistemi wireless sub-terahertz
- Interconnessioni ottiche AI-datacenter
- Interruttori di rete ad alta velocità
- Radar a serie di fasi
- Radar per autoveicoli
- Comunicazione satellitare
- Elettronica aerospaziale e della difesa
- Strumentazione scientifica
- Imaging e rilevamento ad alta frequenza
La stessa piattaforma di integrazione può essere adattata cambiando la combinazione e il posizionamento dei chiplet piuttosto che ridisegnare ogni funzione in un singolo processo monolitico.
Domande frequenti
Perché non produrre l'intero sistema in InP, GaAs o GaN?
I materiali III-V offrono prestazioni eccellenti per funzioni selezionate, ma sono più costosi e meno scalabili del silicio per grandi circuiti digitali e passivi.I chiplets riservano materiale III-V per le zone in cui esso crea il maggior beneficio.
Perché usare un interposto di silicio invece di un substrato organico?
Gli interposatori di silicio possono supportare un routing più preciso, una geometria più precisa, interconnessioni più piccole e strutture passive integrate.
Quale materiale III-V e' il migliore?
Il GaAs fornisce prestazioni RF mature. Il GaN è preferito dove sono richieste elevate densità di potenza e resistenza alla rottura.Molti sistemi possono utilizzare più materiali.
Qual è la più grande sfida per unire le persone?
Il legame a picco sottile richiede un controllo simultaneo della pulizia della superficie, della piattezza locale, della coplanarità del urto, dell'allineamento e dello stress termico.
Può un interposatore da 300 mm contenere frammenti di wafer più piccoli?
Un vantaggio dell'integrazione da matrici a wafer è che i chiplet fabbricati su wafer InP, GaAs o GaN più piccoli possono essere assemblati su una piattaforma di silicio di 300 mm.
Perché la gestione termica è difficile?
Le chiplets generano diverse densità di calore e il calore deve attraversare più interfacce.
Conclusioni
L'integrazione di chiplet III-V su interpositori in silicio RF da 300 mm offre un percorso pratico per combinare le prestazioni ad alta frequenza e ad alta potenza di InP,GaAs e GaN con la scala di produzione del CMOS al silicio.
La tecnologia può ridurre la quantità di costoso materiale III-V richiesto, spostare componenti passivi sull'interposatore e creare sistemi compatti per i data center AI, le comunicazioni 6G,applicazioni radar e satellitari.
Tuttavia, l'integrazione eterogenea introduce esigenze meccaniche e termiche elevate.
L'interposatore TTV, l'arco, la piattazza locale, lo spessore delle ciocche, la coplanarità del pad e la precisione di allineamento determinano se le connessioni a tono sottile possono essere formate in modo affidabile.Le differenze di espansione termica creano stress durante il legame e il funzionamento, mentre i punti caldi III-V concentrati richiedono percorsi di rimozione del calore attentamente progettati.
Il successo dello sviluppo richiede quindi una co-progettazione elettrica, meccanica e termica.processo di attacco e obiettivo di affidabilità prima di selezionare le specifiche del chiplet e dell'interposer.
Man mano che l'industria si sposta da dimostrazioni isolate verso sistemi eterogenei, producibili, con una geometria di wafer coerente, una qualità nota,Le tecnologie avanzate di incollaggio e di metrologia a livello di wafer saranno importanti quanto le prestazioni dei materiali III-V stessi..
Il tuo messaggio deve contenere da 20 a 3000 caratteri!
english
français
Deutsch
Italiano
Русский
Español
português
Nederlandse
ελληνικά
日本語
한국
العربية
Türkçe
polski