La rapida espansione dei data center di intelligenza artificiale sta modificando i requisiti per i dispositivi a semiconduttore di potenza. Una maggiore densità di potenza delle GPU, un aumento della potenza dei rack e una crescente domanda di conversione AC/DC e DC/DC efficiente stanno accelerando l'adozione di semiconduttori a banda larga come il nitruro di gallio.
Tra le diverse piattaforme GaN, GaN su silicio ha attirato particolare attenzione perché combina i vantaggi elettrici del GaN con l'infrastruttura di produzione di wafer di silicio.
Oggi, i wafer GaN su silicio da 200 mm sono già ampiamente utilizzati per lo sviluppo e la produzione di dispositivi di potenza e RF, mentre i wafer GaN su silicio da 300 mm sono sempre più studiati come potenziale percorso verso una produzione di maggior volume e una maggiore integrazione con le fabbriche di semiconduttori mainstream.
Tuttavia, passare da 200 mm a 300 mm non è semplicemente una questione di aumento del diametro del wafer. La deformazione del wafer, lo stress del layer tampone, l'uniformità dell'epitassia, il controllo dei difetti e la compatibilità della fabbrica diventano tutti più impegnativi.
Questo articolo spiega le principali differenze tra i wafer GaN su silicio da 200 mm e 300 mm per l'elettronica di potenza AI.
I server AI richiedono più stadi di conversione di potenza.
Le applicazioni tipiche includono:
I dispositivi GaN possono operare a frequenze di commutazione più elevate rispetto ai tradizionali MOSFET al silicio, consentendo induttori, trasformatori e condensatori più piccoli.
Ciò può contribuire a migliorare:
Il GaN su silicio è particolarmente interessante perché i substrati di silicio sono disponibili in grandi diametri e sono compatibili con gran parte delle attrezzature utilizzate nella produzione di semiconduttori esistente.
Un wafer GaN su silicio è normalmente costituito da diversi strati.
Una struttura semplificata può includere:
Substrato di silicio
↓
Strato di nucleazione
↓
Strati di gestione dello stress o di transizione
↓
Strato tampone di GaN
↓
Strato di canale di GaN
↓
Barriera AlGaN o epitassia del dispositivo
La struttura esatta dipende dall'applicazione del dispositivo.
Per l'elettronica di potenza GaN, lo stack epitassiale può essere ottimizzato per:
Poiché GaN e silicio hanno costanti reticolari e coefficienti di espansione termica molto diversi, sono necessarie sofisticate strutture tampone.
Questi strati tampone diventano particolarmente importanti quando aumenta il diametro del wafer.
I wafer GaN su silicio da 200 mm, o da 8 pollici, sono diventati una piattaforma importante per la produzione commerciale di dispositivi di potenza GaN.
Il formato da 200 mm offre un equilibrio tra maturità produttiva e produttività su scala wafer.
I vantaggi tipici includono:
Per molti produttori di dispositivi GaN, i 200 mm rimangono una scelta pratica per i dispositivi di potenza destinati a data center, alimentatori consumer, sistemi ausiliari per veicoli elettrici ed elettronica di potenza industriale.
Le specifiche dipendono dalla struttura epitassiale, ma i parametri tipici possono includere:
Diametro: 200 mm
Substrato: Si (111)
Spessore del silicio: circa 725 µm
Spessore epi di GaN: dipendente dall'applicazione
Conducibilità: semi-isolante o design del tampone specifico per il dispositivo
Superficie: epi-ready o epitassia GaN completa
Deformazione: controllata secondo i requisiti del processo del dispositivo
Incurvatura: controllata per litografia e movimentazione del wafer
Rugosità superficiale: tipicamente a livello sub-nanometrico per superfici di qualità per dispositivi
Controllo delle particelle: grado semiconduttore
Per i wafer epi GaN finiti, parametri aggiuntivi possono includere:
I wafer da 300 mm sono standard nella produzione avanzata di semiconduttori al silicio.
Spostare il GaN su una piattaforma da 300 mm potrebbe offrire diversi vantaggi a lungo termine.
Il più importante è la scala produttiva.
Un wafer da 300 mm ha un'area utilizzabile significativamente maggiore rispetto a un wafer da 200 mm, consentendo potenzialmente di fabbricare più dispositivi per wafer.
Per applicazioni ad alto volume come l'elettronica di potenza per data center AI, ciò potrebbe migliorare le economie di produzione.
Altri vantaggi potenziali includono:
Tuttavia, questi vantaggi sono significativi solo se l'epitassia GaN può soddisfare rigorosi requisiti di qualità del wafer.
Questa è la parte difficile.
La deformazione del wafer è uno dei parametri più importanti quando si scala il GaN su silicio da 200 mm a 300 mm.
GaN e silicio hanno parametri reticolari e comportamenti di espansione termica molto diversi.
Durante la crescita epitassiale a temperatura elevata, si accumula stress meccanico all'interno del wafer.
Dopo che il wafer si raffredda, questo stress può causare la flessione del substrato.
Più grande è il diametro del wafer, più difficile diventa il controllo dello stress.
Una deformazione eccessiva può creare problemi durante:
Per il GaN su silicio da 300 mm, il controllo della deformazione diventa critico perché le moderne apparecchiature a semiconduttore sono progettate attorno a rigorosi limiti di geometria del wafer.
Un wafer che non può posizionarsi correttamente su un mandrino a vuoto potrebbe non essere compatibile con le apparecchiature di produzione standard.
I fornitori di epitassia GaN utilizzano diverse tecniche per gestire lo stress.
Queste possono includere:
Il design dello stack tampone influenza direttamente sia la geometria del wafer che le prestazioni elettriche.
La struttura tampone nel GaN su silicio non è semplicemente uno strato di transizione meccanica.
Influenza anche fortemente le prestazioni del dispositivo.
Un tampone progettato correttamente deve fornire:
Per i dispositivi di potenza ad alta tensione, la perdita del tampone è particolarmente importante.
Un design del tampone scadente può comportare:
Quando si passa a 300 mm, la struttura tampone deve rimanere uniforme su un'area di wafer molto più ampia.
Ciò rende il controllo del processo epitassiale significativamente più impegnativo.
L'uniformità è un'altra differenza importante.
Per i dispositivi di potenza GaN, le seguenti proprietà dovrebbero rimanere costanti su tutto il wafer:
Su un wafer da 200 mm, ottenere una buona uniformità dal centro al bordo è già impegnativo.
Su un wafer da 300 mm, il flusso di gas, la distribuzione della temperatura e la consegna dei precursori diventano più complicati.
Piccole variazioni di temperatura possono influenzare:
Di conseguenza, l'epitassia GaN da 300 mm richiede un design del reattore MOCVD altamente ottimizzato e un controllo del processo.
Il GaN cresciuto su silicio è un sistema di materiali eteroepitassiale.
Le dislocazioni di attraversamento sono quindi inevitabili.
I tipi di difetti tipici possono includere:
Per i dispositivi di potenza, questi difetti possono influenzare:
La scalabilità a 300 mm rende la mappatura dei difetti a livello di wafer sempre più importante.
Possono essere utilizzati sistemi di ispezione avanzati per monitorare la distribuzione dei difetti sull'intero wafer.
A prima vista, i 300 mm sembrano più economici perché è possibile fabbricare più dispositivi da ciascun wafer.
Tuttavia, il diametro del wafer da solo non determina il costo totale del dispositivo.
Fattori di costo importanti includono:
Oggi, il GaN su silicio da 200 mm beneficia generalmente di una maggiore maturità produttiva.
Per volumi di produzione bassi e medi, i 200 mm potrebbero quindi rimanere più economici.
I 300 mm diventano particolarmente interessanti quando il volume di produzione è sufficientemente elevato da sfruttare l'infrastruttura di fabbrica su larga scala.
Uno dei motivi più forti per sviluppare il GaN su silicio da 300 mm è la compatibilità con le fabbriche di silicio.
Tuttavia, un wafer GaN non può entrare automaticamente in una linea di produzione di silicio standard.
Devono essere considerate diverse questioni.
Il wafer deve soddisfare i requisiti delle apparecchiature per:
La produzione di GaN introduce elementi come gallio e alluminio.
Le fabbriche di silicio hanno spesso regole rigorose di controllo della contaminazione.
Potrebbero quindi essere necessari moduli di processo dedicati o strategie di gestione della contaminazione.
L'epitassia GaN può comportare processi ad alta temperatura che differiscono dalla produzione CMOS standard.
Pertanto, la lavorazione a valle deve essere progettata attentamente.
I sistemi robotizzati, i FOUP, gli allineatori e gli strumenti di litografia devono riconoscere e gestire correttamente il wafer.
I wafer GaN da 300 mm devono quindi seguire specifiche di geometria e bordo molto rigorose.
Vantaggi:
Ideale per:
Vantaggi:
Sfide:
Ideale per:
Quando si richiedono wafer GaN su silicio, gli acquirenti dovrebbero fornire più del diametro del wafer.
Parametri RFQ importanti includono:
200 mm o 300 mm.
Si (111) è comunemente usato per l'epitassia GaN.
Specificare lo spessore nominale e la tolleranza.
Specificare se è necessario:
Specificare gli spessori degli strati richiesti.
A seconda della struttura del dispositivo, specificare:
Parametri importanti includono:
Specificare:
Per la produzione di dispositivi avanzati, potrebbe essere richiesta anche la mappatura dei difetti a livello di wafer.
Non esiste una risposta universale.
Per la produzione attuale di dispositivi di potenza GaN, i 200 mm offrono una piattaforma matura e commercialmente praticabile.
Per la futura elettronica di potenza AI ad alto volume, il GaN su silicio da 300 mm potrebbe offrire importanti vantaggi produttivi.
Tuttavia, l'adozione di successo dei 300 mm dipende dalla risoluzione di diverse sfide materiali e di processo.
I più importanti includono:
In molti casi, la qualità epitassiale è più importante del diametro del wafer stesso.
Un wafer da 300 mm scarsamente controllato non supererà un wafer GaN da 200 mm ben ottimizzato semplicemente perché è più grande.
La transizione da 200 mm a 300 mm di GaN su silicio rappresenta un passo importante verso una produzione GaN di maggior volume.
Per l'elettronica di potenza AI, i vantaggi potenziali sono significativi.
Wafer più grandi possono consentire più dispositivi per wafer, una migliore automazione della fabbrica e una migliore integrazione con l'infrastruttura di produzione avanzata di semiconduttori.
Tuttavia, la scalabilità dell'epitassia GaN a 300 mm introduce sfide importanti nella deformazione del wafer, nello stress del layer tampone, nell'uniformità dell'epitassia e nel controllo dei difetti.
Per i produttori di dispositivi e gli istituti di ricerca, la selezione del wafer dovrebbe quindi considerare non solo il diametro del wafer, ma anche la struttura epitassiale completa e la geometria del wafer.
Per i progetti GaN su silicio, gli acquirenti dovrebbero fornire requisiti dettagliati, tra cui la dimensione del wafer, l'orientamento del silicio, la struttura GaN, lo spessore epitassiale, la deformazione, l'incurvatura, i parametri elettrici e l'applicazione del dispositivo di destinazione.
Una specifica ben definita consente di ottimizzare la struttura del wafer GaN per il processo specifico del dispositivo di potenza e aiuta a ridurre il rischio di sviluppo durante la qualifica del wafer e lo scale-up.
La rapida espansione dei data center di intelligenza artificiale sta modificando i requisiti per i dispositivi a semiconduttore di potenza. Una maggiore densità di potenza delle GPU, un aumento della potenza dei rack e una crescente domanda di conversione AC/DC e DC/DC efficiente stanno accelerando l'adozione di semiconduttori a banda larga come il nitruro di gallio.
Tra le diverse piattaforme GaN, GaN su silicio ha attirato particolare attenzione perché combina i vantaggi elettrici del GaN con l'infrastruttura di produzione di wafer di silicio.
Oggi, i wafer GaN su silicio da 200 mm sono già ampiamente utilizzati per lo sviluppo e la produzione di dispositivi di potenza e RF, mentre i wafer GaN su silicio da 300 mm sono sempre più studiati come potenziale percorso verso una produzione di maggior volume e una maggiore integrazione con le fabbriche di semiconduttori mainstream.
Tuttavia, passare da 200 mm a 300 mm non è semplicemente una questione di aumento del diametro del wafer. La deformazione del wafer, lo stress del layer tampone, l'uniformità dell'epitassia, il controllo dei difetti e la compatibilità della fabbrica diventano tutti più impegnativi.
Questo articolo spiega le principali differenze tra i wafer GaN su silicio da 200 mm e 300 mm per l'elettronica di potenza AI.
I server AI richiedono più stadi di conversione di potenza.
Le applicazioni tipiche includono:
I dispositivi GaN possono operare a frequenze di commutazione più elevate rispetto ai tradizionali MOSFET al silicio, consentendo induttori, trasformatori e condensatori più piccoli.
Ciò può contribuire a migliorare:
Il GaN su silicio è particolarmente interessante perché i substrati di silicio sono disponibili in grandi diametri e sono compatibili con gran parte delle attrezzature utilizzate nella produzione di semiconduttori esistente.
Un wafer GaN su silicio è normalmente costituito da diversi strati.
Una struttura semplificata può includere:
Substrato di silicio
↓
Strato di nucleazione
↓
Strati di gestione dello stress o di transizione
↓
Strato tampone di GaN
↓
Strato di canale di GaN
↓
Barriera AlGaN o epitassia del dispositivo
La struttura esatta dipende dall'applicazione del dispositivo.
Per l'elettronica di potenza GaN, lo stack epitassiale può essere ottimizzato per:
Poiché GaN e silicio hanno costanti reticolari e coefficienti di espansione termica molto diversi, sono necessarie sofisticate strutture tampone.
Questi strati tampone diventano particolarmente importanti quando aumenta il diametro del wafer.
I wafer GaN su silicio da 200 mm, o da 8 pollici, sono diventati una piattaforma importante per la produzione commerciale di dispositivi di potenza GaN.
Il formato da 200 mm offre un equilibrio tra maturità produttiva e produttività su scala wafer.
I vantaggi tipici includono:
Per molti produttori di dispositivi GaN, i 200 mm rimangono una scelta pratica per i dispositivi di potenza destinati a data center, alimentatori consumer, sistemi ausiliari per veicoli elettrici ed elettronica di potenza industriale.
Le specifiche dipendono dalla struttura epitassiale, ma i parametri tipici possono includere:
Diametro: 200 mm
Substrato: Si (111)
Spessore del silicio: circa 725 µm
Spessore epi di GaN: dipendente dall'applicazione
Conducibilità: semi-isolante o design del tampone specifico per il dispositivo
Superficie: epi-ready o epitassia GaN completa
Deformazione: controllata secondo i requisiti del processo del dispositivo
Incurvatura: controllata per litografia e movimentazione del wafer
Rugosità superficiale: tipicamente a livello sub-nanometrico per superfici di qualità per dispositivi
Controllo delle particelle: grado semiconduttore
Per i wafer epi GaN finiti, parametri aggiuntivi possono includere:
I wafer da 300 mm sono standard nella produzione avanzata di semiconduttori al silicio.
Spostare il GaN su una piattaforma da 300 mm potrebbe offrire diversi vantaggi a lungo termine.
Il più importante è la scala produttiva.
Un wafer da 300 mm ha un'area utilizzabile significativamente maggiore rispetto a un wafer da 200 mm, consentendo potenzialmente di fabbricare più dispositivi per wafer.
Per applicazioni ad alto volume come l'elettronica di potenza per data center AI, ciò potrebbe migliorare le economie di produzione.
Altri vantaggi potenziali includono:
Tuttavia, questi vantaggi sono significativi solo se l'epitassia GaN può soddisfare rigorosi requisiti di qualità del wafer.
Questa è la parte difficile.
La deformazione del wafer è uno dei parametri più importanti quando si scala il GaN su silicio da 200 mm a 300 mm.
GaN e silicio hanno parametri reticolari e comportamenti di espansione termica molto diversi.
Durante la crescita epitassiale a temperatura elevata, si accumula stress meccanico all'interno del wafer.
Dopo che il wafer si raffredda, questo stress può causare la flessione del substrato.
Più grande è il diametro del wafer, più difficile diventa il controllo dello stress.
Una deformazione eccessiva può creare problemi durante:
Per il GaN su silicio da 300 mm, il controllo della deformazione diventa critico perché le moderne apparecchiature a semiconduttore sono progettate attorno a rigorosi limiti di geometria del wafer.
Un wafer che non può posizionarsi correttamente su un mandrino a vuoto potrebbe non essere compatibile con le apparecchiature di produzione standard.
I fornitori di epitassia GaN utilizzano diverse tecniche per gestire lo stress.
Queste possono includere:
Il design dello stack tampone influenza direttamente sia la geometria del wafer che le prestazioni elettriche.
La struttura tampone nel GaN su silicio non è semplicemente uno strato di transizione meccanica.
Influenza anche fortemente le prestazioni del dispositivo.
Un tampone progettato correttamente deve fornire:
Per i dispositivi di potenza ad alta tensione, la perdita del tampone è particolarmente importante.
Un design del tampone scadente può comportare:
Quando si passa a 300 mm, la struttura tampone deve rimanere uniforme su un'area di wafer molto più ampia.
Ciò rende il controllo del processo epitassiale significativamente più impegnativo.
L'uniformità è un'altra differenza importante.
Per i dispositivi di potenza GaN, le seguenti proprietà dovrebbero rimanere costanti su tutto il wafer:
Su un wafer da 200 mm, ottenere una buona uniformità dal centro al bordo è già impegnativo.
Su un wafer da 300 mm, il flusso di gas, la distribuzione della temperatura e la consegna dei precursori diventano più complicati.
Piccole variazioni di temperatura possono influenzare:
Di conseguenza, l'epitassia GaN da 300 mm richiede un design del reattore MOCVD altamente ottimizzato e un controllo del processo.
Il GaN cresciuto su silicio è un sistema di materiali eteroepitassiale.
Le dislocazioni di attraversamento sono quindi inevitabili.
I tipi di difetti tipici possono includere:
Per i dispositivi di potenza, questi difetti possono influenzare:
La scalabilità a 300 mm rende la mappatura dei difetti a livello di wafer sempre più importante.
Possono essere utilizzati sistemi di ispezione avanzati per monitorare la distribuzione dei difetti sull'intero wafer.
A prima vista, i 300 mm sembrano più economici perché è possibile fabbricare più dispositivi da ciascun wafer.
Tuttavia, il diametro del wafer da solo non determina il costo totale del dispositivo.
Fattori di costo importanti includono:
Oggi, il GaN su silicio da 200 mm beneficia generalmente di una maggiore maturità produttiva.
Per volumi di produzione bassi e medi, i 200 mm potrebbero quindi rimanere più economici.
I 300 mm diventano particolarmente interessanti quando il volume di produzione è sufficientemente elevato da sfruttare l'infrastruttura di fabbrica su larga scala.
Uno dei motivi più forti per sviluppare il GaN su silicio da 300 mm è la compatibilità con le fabbriche di silicio.
Tuttavia, un wafer GaN non può entrare automaticamente in una linea di produzione di silicio standard.
Devono essere considerate diverse questioni.
Il wafer deve soddisfare i requisiti delle apparecchiature per:
La produzione di GaN introduce elementi come gallio e alluminio.
Le fabbriche di silicio hanno spesso regole rigorose di controllo della contaminazione.
Potrebbero quindi essere necessari moduli di processo dedicati o strategie di gestione della contaminazione.
L'epitassia GaN può comportare processi ad alta temperatura che differiscono dalla produzione CMOS standard.
Pertanto, la lavorazione a valle deve essere progettata attentamente.
I sistemi robotizzati, i FOUP, gli allineatori e gli strumenti di litografia devono riconoscere e gestire correttamente il wafer.
I wafer GaN da 300 mm devono quindi seguire specifiche di geometria e bordo molto rigorose.
Vantaggi:
Ideale per:
Vantaggi:
Sfide:
Ideale per:
Quando si richiedono wafer GaN su silicio, gli acquirenti dovrebbero fornire più del diametro del wafer.
Parametri RFQ importanti includono:
200 mm o 300 mm.
Si (111) è comunemente usato per l'epitassia GaN.
Specificare lo spessore nominale e la tolleranza.
Specificare se è necessario:
Specificare gli spessori degli strati richiesti.
A seconda della struttura del dispositivo, specificare:
Parametri importanti includono:
Specificare:
Per la produzione di dispositivi avanzati, potrebbe essere richiesta anche la mappatura dei difetti a livello di wafer.
Non esiste una risposta universale.
Per la produzione attuale di dispositivi di potenza GaN, i 200 mm offrono una piattaforma matura e commercialmente praticabile.
Per la futura elettronica di potenza AI ad alto volume, il GaN su silicio da 300 mm potrebbe offrire importanti vantaggi produttivi.
Tuttavia, l'adozione di successo dei 300 mm dipende dalla risoluzione di diverse sfide materiali e di processo.
I più importanti includono:
In molti casi, la qualità epitassiale è più importante del diametro del wafer stesso.
Un wafer da 300 mm scarsamente controllato non supererà un wafer GaN da 200 mm ben ottimizzato semplicemente perché è più grande.
La transizione da 200 mm a 300 mm di GaN su silicio rappresenta un passo importante verso una produzione GaN di maggior volume.
Per l'elettronica di potenza AI, i vantaggi potenziali sono significativi.
Wafer più grandi possono consentire più dispositivi per wafer, una migliore automazione della fabbrica e una migliore integrazione con l'infrastruttura di produzione avanzata di semiconduttori.
Tuttavia, la scalabilità dell'epitassia GaN a 300 mm introduce sfide importanti nella deformazione del wafer, nello stress del layer tampone, nell'uniformità dell'epitassia e nel controllo dei difetti.
Per i produttori di dispositivi e gli istituti di ricerca, la selezione del wafer dovrebbe quindi considerare non solo il diametro del wafer, ma anche la struttura epitassiale completa e la geometria del wafer.
Per i progetti GaN su silicio, gli acquirenti dovrebbero fornire requisiti dettagliati, tra cui la dimensione del wafer, l'orientamento del silicio, la struttura GaN, lo spessore epitassiale, la deformazione, l'incurvatura, i parametri elettrici e l'applicazione del dispositivo di destinazione.
Una specifica ben definita consente di ottimizzare la struttura del wafer GaN per il processo specifico del dispositivo di potenza e aiuta a ridurre il rischio di sviluppo durante la qualifica del wafer e lo scale-up.